

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of : THE COMMISSIONER IS AUTHORIZED
Shigetaka KASUGA et al. : TO CHARGE ANY DEFICIENCY IN THE
Serial No. NEW : FEES FOR THIS PAPER TO DEPOSIT
Filed February 10, 2004 : ACCOUNT NO. 23-0975
: **Attn: APPLICATION BRANCH**
: Attorney Docket No. 2004_0104A

SOLID-STATE IMAGE SENSING APPARATUS

CLAIM OF PRIORITY UNDER 35 USC 119

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

Applicants in the above-entitled application hereby claim the date of priority under the International Convention of Japanese Patent Application No. 2003-092487, filed March 28, 2003, as acknowledged in the Declaration of this application.

A certified copy of said Japanese Patent Application is submitted herewith.

Respectfully submitted,

Shigetaka KASUGA et al.

By 

Michael S. Huppert
Registration No. 40,268
Attorney for Applicants

MSH/kjf
Washington, D.C. 20006-1021
Telephone (202) 721-8200
Facsimile (202) 721-8250
February 10, 2004

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2003年 3月28日
Date of Application:


出願番号 特願2003-092487
Application Number:
[ST. 10/C]: [JP 2003-092487]

出願人 松下電器産業株式会社
Applicant(s):

2003年 8月 7日

特許庁長官
Commissioner,
Japan Patent Office

今井 康夫



出証番号 出証特2003-3063482

【書類名】 特許願

【整理番号】 2925040106

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/146

【発明者】

 【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

 【氏名】 春日 繁孝

【発明者】

 【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

 【氏名】 村田 隆彦

【発明者】

 【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

 【氏名】 山口 琢己

【特許出願人】

 【識別番号】 000005821

 【氏名又は名称】 松下電器産業株式会社

【代理人】

 【識別番号】 100109210

 【弁理士】

 【氏名又は名称】 新居 広守

 【電話番号】 06-4806-7530

【手数料の表示】

 【予納台帳番号】 049515

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1



【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0213583

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 固体撮像装置

【特許請求の範囲】

【請求項 1】 入射光を光電変換する固体撮像装置であって、

各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が 1 次元状または 2 次元状に複数配置された感光手段と、

前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去する電荷同時除去手段と、

前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させる電荷蓄積手段とを備える

ことを特徴とする固体撮像装置。

【請求項 2】 前記電荷蓄積手段は、電荷蓄積開始信号を発生させ、前記電荷蓄積開始信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を開始させる

ことを特徴とする請求項 1 に記載の固体撮像装置。

【請求項 3】 前記電荷蓄積手段は、電荷蓄積終了信号を発生させ、前記電荷蓄積終了信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる

ことを特徴とする請求項 2 に記載の固体撮像装置。

【請求項 4】 さらに、前記感光手段への光の入射を制御する入射光制御手段を備え、

前記電荷蓄積手段は、前記入射光制御手段を用いて前記感光手段への光の入射を遮断させることにより前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる

ことを特徴とする請求項 2 に記載の固体撮像装置。

【請求項 5】 さらに、前記感光手段への光の入射を制御する入射光制御手段を備え、

前記電荷蓄積手段は、前記電荷同時除去手段が前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去した後、前記入射光制御手段を用いて前記感光手段への光の入射を開始させる

ことを特徴とする請求項 1 に記載の固体撮像装置。

【請求項 6】 前記電荷蓄積手段は、電荷蓄積終了信号を発生させ、前記電荷蓄積終了信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる

ことを特徴とする請求項 5 に記載の固体撮像装置。

【請求項 7】 前記電荷蓄積手段は、前記入射光制御手段を用いて前記感光手段への光の入射を遮断させることにより前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる

ことを特徴とする請求項 5 に記載の固体撮像装置。

【請求項 8】 前記入射光制御手段は、
前記感光手段と被写体との間に設けられた液晶シャッターと、
前記液晶シャッターに所定の電圧を印加し、光の透過制御を行なう液晶シャッター制御部とを有する

ことを特徴とする請求項 4 ～ 7 のいずれかに記載の固体撮像装置。

【請求項 9】 前記電荷同時除去手段では、前記読出し対象領域に配置された前記光電変換回路のすべてにリセット信号を同時出力し、

前記光電変換回路の前記出力回路は、

前記電荷同時除去手段より前記リセット信号を受け、当該リセット信号の活性化に応答して、前記フォトダイオードに蓄積された電荷をリセットする第 1 のトランジスタと、

前記フォトダイオードより出力された電荷により定まる電圧の大きさに応じた前記電気信号を通過させる第 2 のトランジスタとを有する

ことを特徴とする請求項 1 ～ 8 のいずれかに記載の固体撮像装置。

【請求項 10】 前記電荷同時除去手段は、

ゲート信号を発生させ、前記ゲート信号の活性化に応答して、前記リセット信号を前記光電変換回路のすべてに同時出力するリセット信号通過スイッチを有す

る

ことを特徴とする請求項 9 に記載の固体撮像装置。

【請求項 11】 前記電荷同時除去手段は、
スイッチとしての役割を担うスイッチトランジスタと、
前記スイッチトランジスタのゲートとソースまたはドレインとの間に設けられたコンデンサとを有し、

前記コンデンサが充電状態にある場合に、前記リセット信号が前記スイッチトランジスタのドレインから入力され、ソースから前記光電変換回路のすべてに同時出力される

ことを特徴とする請求項 9 に記載の固体撮像装置。

【請求項 12】 前記電荷同時除去手段では、前記読出し対象領域に配置された前記光電変換回路のすべてに対して、読出信号を同時出力し、かつリセット信号を出力し、

前記光電変換回路の前記出力回路は、

前記電荷同時除去手段より前記読出信号を受け、前記読出信号の活性化に応答して、前記フォトダイオードに蓄積された電荷を通過させる第 1 のトランジスタと、

前記第 1 のトランジスタを通過した前記電荷を受け、当該電荷を保持する電荷保持部と、

前記電荷保持部に保持された電荷により定まる電圧の大きさに応じた大きさの前記電気信号を通過させる第 2 のトランジスタと、

前記電荷同時除去手段より前記リセット信号を受け、前記リセット信号の活性化に応答して、前記電荷保持部に蓄積される電荷量をリセットするリセット回路とを有する

ことを特徴とする請求項 1～8 のいずれかに記載の固体撮像装置。

【請求項 13】 さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、

前記電気信号読出し手段は、

前記読出し対象領域に配置された前記光電変換回路の前記リセット回路に活性

化された前記リセット信号を出力する第1の手段と、

当該リセット信号出力後に、当該リセット回路に活性化された前記読出信号を出力する第2の手段とを有し、

前記第1の手段では、前記電荷蓄積手段における前記所定時間経過後に活性化された前記リセット信号を出力する

ことを特徴とする請求項12に記載の固体撮像装置。

【請求項14】 さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、

前記電気信号読出し手段は、

前記読出し対象領域に配置された前記光電変換回路の前記リセット回路に活性化された前記リセット信号を出力する第1の手段と、

当該リセット信号出力後に、当該リセット回路に活性化された前記読出信号を出力する第2の手段とを有し、

前記第1の手段では、前記電荷蓄積手段における前記所定時間経過前に活性化された前記リセット信号を出力する

ことを特徴とする請求項12に記載の固体撮像装置。

【請求項15】 前記第1の手段では、前記電荷蓄積手段における前記所定時間経過前であり、かつ前記電荷同時除去手段が活性化された前記リセット信号を出力する期間を含む期間、活性化された前記リセット信号を出力する

ことを特徴とする請求項14に記載の固体撮像装置。

【請求項16】 さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、

前記電気信号読出し手段は、

前記読出し対象領域に配置された前記光電変換回路の前記リセット回路に活性化された前記リセット信号を出力する第1の手段と、

当該リセット信号出力後に、当該リセット回路に活性化された前記読出信号を出力する第2の手段とを有し、

前記第1の手段では、前記電荷蓄積手段における前記所定期間中から当該所定期間の終了後までの間、活性化された前記リセット信号を出力する

ことを特徴とする請求項 12 に記載の固体撮像装置。

【請求項 17】 前記電荷同時除去手段は、

ゲート信号を発生させ、前記ゲート信号の活性化に応答して、前記読出信号を前記光電変換回路のすべてに同時出力する読出信号通過スイッチを有する

ことを特徴とする請求項 12 に記載の固体撮像装置。

【請求項 18】 前記電荷同時除去手段は、

スイッチとしての役割を担うスイッチトランジスタと、

前記スイッチトランジスタのゲートとソースまたはドレインとの間に設けられたコンデンサとを有し、

前記コンデンサが充電状態にある場合に、前記リセット信号が前記スイッチトランジスタのドレインから入力され、ソースから前記光電変換回路のすべてに同時出力される

ことを特徴とする請求項 12 に記載の固体撮像装置。

【請求項 19】 前記電気信号読出し手段では、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に読み出す

ことを特徴とする請求項 13～16 のいずれかに記載の固体撮像装置。

【請求項 20】 さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号のすべてを同時に記憶可能なフレームメモリを備え、

前記電気信号読出し手段では、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を前記フレームメモリに同時に転送する

ことを特徴とする請求項 13～16 のいずれかに記載の固体撮像装置。

【請求項 21】 さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号のすべてを同時に記憶可能なフレームメモリを備え、

前記電気信号読出し手段では、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を、前記電荷蓄積手段における前記所定時間に比べ無視できる程度の小さな時間で前記フレームメモリに順次書き込む

ことを特徴とする請求項 13～16 のいずれかに記載の固体撮像装置。

【請求項 22】 被写体を撮像するカメラであって、
請求項 4～7 のいずれかに記載の固体撮像装置と、
前記固体撮像装置の感光手段と被写体との間に設けられた機械式シャッターとを備え、
前記入射光制御手段は、前記機械式シャッターの開閉制御を行ない、前記感光手段への光の入射を制御すること
を特徴とするカメラ。

【請求項 23】 被写体を撮像する固体撮像装置を用いた画像撮像方法であって、
前記固体撮像装置は、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が 1 次元状または 2 次元状に複数配置された感光手段を備え、
前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去するステップと、
前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させるステップとを含む
ことを特徴とする画像撮像方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、固体撮像装置に関し、特に、動きのある被写体を歪みなく撮像することができる固体撮像装置に関する。

【0002】

【従来の技術】

図 14 は一般的な MOS (Metal Oxide Semiconductor) 型の固体撮像装置のハードウェア構成を示す図である。図 14 に示されるように固体撮像装置 110 は、画素部 112 と、行走査用シフトレジスタ 114

と、ノイズキャンセル部 116 と、列走査用シフトレジスタ 118 と、出力アンプ 120 と、複数のタイミング発生回路（図示せず）とを備える。

【0003】

画素部 112 には、複数の画素（例えば、画素 112 a，画素 112 b）が 2 次元状に配置されている。各画素は、光電変換を行ない、入力された光を電気信号に変換し出力する。

【0004】

行走査用シフトレジスタ 114 は、画素部 112 に配置された画素の行数と同じビット数からなるシフトレジスタであり、各ビットは画素部 112 の各行と一対一に対応付けられている。各行に対応するシフトレジスタのビットの値が 1（電位が High レベル）であればその列の画素が選択され、0（電位が Low レベル）であればその列の画素が非選択であることを示している。

【0005】

ノイズキャンセル部 116 は、垂直信号線を通じて送信された一列分の画素の電気信号のノイズリダクションを行なう。

列走査用シフトレジスタ 118 は、ノイズキャンセル部 116 を通過した 1 列分の電気信号を右方向にシフトしながら一画素分ずつ出力する。

【0006】

出力アンプ 120 は、列走査用シフトレジスタ 118 より出力された電気信号を増幅し出力する。

タイミング発生回路は、行ごとに設けられ、各種信号を発生させ、各画素への供給を行なう。タイミング発生回路については後に詳述する。

【0007】

図 15 は、画素部 112 を構成する各画素（例えば、画素 112 a，画素 112 b）の回路図である。図 15 に示されるように各画素は、フォトダイオード（以下「PD」と称する。）122 と、MOS 型の読出しトランジスタ 124 と、MOS 型のリセットトランジスタ 126 と、MOS 型の信号検出領域 128 と、アンプトランジスタ 130 と、行選択トランジスタ 132 と、MOS 型のロードトランジスタ 133 とを備える。

【0008】

PD122は、入射光を光電変換し電荷を蓄積する。

読出しトランジスタ124は、タイミング発生回路が発生するPD読出し信号のパルスに応答して、PD122に蓄積された電荷読出しを行なう。

【0009】

信号検出領域128は、読み出された電荷を一時的に蓄積する。

リセットトランジスタ126は、タイミング発生回路が発生する検出領域リセット信号のパルスに応答して信号検出領域128の電位をドレイン電圧信号VDの電位に初期化する。

【0010】

アンプトランジスタ130は、読出しトランジスタ124を通過し、信号検出領域128に蓄積されたPD122の電荷に比例する電圧をゲート電圧として受け、当該ゲート電圧に比例する電流を通過させる。

【0011】

行選択トランジスタ132は、タイミング発生回路が発生する行選択信号のパルスに応答してアンプトランジスタ130を通過した電流を垂直信号線に出力する。

【0012】

図16は、タイミング発生回路の一例を示す回路図である。上述のようにタイミング発生回路140は、画素部112の1行ごとに設けられている。図16に示されるタイミング発生回路140は、MOS型のトランジスタ142、144、148および152と、ブートストラップ回路146および150とから構成される。

【0013】

トランジスタ142および144の各々は、マルチプレクサプリチャージ信号VDRRSをゲートに受け、マルチプレクサプリチャージ信号VDRRSの電位がHighレベルになると、行走査用シフトレジスタ114の出力を通過させる。

【0014】

ブートストラップ回路146および150の各々は、NMOS型のトランジスタのドレインとソースとを結線することにより構成され、ゲートに電位が印加されることにより電荷を蓄積するコンデンサとしての役割を果たす。ブートストラップ回路146のゲートには、トランジスタ142を通過した行走査用シフトレジスタ114の出力電圧が印加される。ブートストラップ回路150のゲートには、トランジスタ144を通過した行走査用シフトレジスタ114の出力電圧が印加される。

【0015】

トランジスタ148は、NMOS型のトランジスタであり、ゲートがブートストラップ回路146のゲートに接続され、ドレインがブートストラップ回路146のドレインおよびソースに接続されている。ブートストラップ回路146に電荷が蓄積され充電状態になると、トランジスタ148のゲート電位が昇圧する。このため、ブートストラップ回路146が充電状態になると、トランジスタ148のドレインより入力される検出領域リセット信号RSCELLによってトランジスタ148のゲート電位がさらに上昇し、検出領域リセット信号RSCELLが電圧降下することなくソースを通過する。トランジスタ148のソースを通過した検出領域リセット信号RSCELLは、タイミング発生回路140が担当する行の各画素のリセットトランジスタ126のゲートに印加される。

【0016】

トランジスタ152は、NMOS型のトランジスタであり、ゲートがブートストラップ回路150のゲートに接続され、ドレインがブートストラップ回路150のドレインおよびソースに接続されている。ブートストラップ回路150に電荷が蓄積され充電状態になると、トランジスタ152のゲート電位が昇圧する。このため、ブートストラップ回路150が充電状態になると、トランジスタ152のドレインより入力されるPD読出し信号TRANSによってトランジスタ152のゲート電位がさらに上昇し、PD読出し信号TRANSが電圧降下することなくソースを通過する。トランジスタ152のソースを通過したPD読出し信号TRANSは、タイミング発生回路140が担当する行の各画素の読出しトランジスタ124のゲートに印加される。

【0017】

図17は、図16に示されるタイミング発生回路140のタイミング図である。図17に示されるタイミング図には、ある行（第 n 行）およびその次の行（第 $(n+1)$ 行）の信号のタイミングが示されている。

【0018】

第 n 行について着目すると、行走査用シフトレジスタ114の出力がHighレベルになると、マルチプレクサプリチャージ信号VDRRSとして一定期間Highレベルのパルスがトランジスタ142および144のゲートに印加される。この間、ブートストラップ回路146および150に電荷が蓄積され充電状態になる。その後、検出領域リセット信号RSCELLとしてパルスがトランジスタ148を通過し、図15に示される各画素のリセットトランジスタ126のゲートに印加される。すると、信号検出領域128の電位がドレイン電圧信号VDDの電位に初期化される。その後、PD読出し信号TRANSとしてパルスがトランジスタ152を通過し、各画素の読出しトランジスタ124のゲートに印加される。すると、PD122に蓄積された電荷が読み出され、トランジスタ124を通過し、信号検出領域128に蓄積される。

【0019】

この時点でPD122に蓄積された電荷は放電されたことになる。したがって、PD読出し信号TRANSのパルス立下り時からPD122への電荷蓄積が開始される。

【0020】

一方、行走査用シフトレジスタ114の出力がLowレベルになると、マルチプレクサプリチャージ信号VDRRSとしてパルスがトランジスタ142および144のゲートに印加される。これにより、ブートストラップ回路146および150に蓄積された電荷が放電される。

【0021】

その後、行走査用シフトレジスタ114に保持された値が1ビットシフトすることにより、第 $(n+1)$ 行のタイミング発生回路140も同様の信号を発生させ、第 $(n+1)$ 行の画素のPD122も同様に電荷蓄積を開始する。

【0022】

再度、第n行に着目すると、行走査用シフトレジスタ114の出力がHighレベルになった段階で上述と同様の信号を出力する。PD読出し信号TRANSとしてパルスがトランジスタ152を通過し、読出しトランジスタ124のゲートに印加されると、それまでPD122に蓄積された電荷が読み出されトランジスタ124を通過し、信号検出領域128に蓄積される。信号検出領域128の電位がアンプトランジスタ130のゲートに印加されることにより、PD122の蓄積電荷に比例した電流がアンプトランジスタ130を通過する。その時点で、行選択信号（図16および図17では図示せず）が行選択トランジスタ132に印加され、当該電流が垂直信号線を通じてロードトランジスタ133を流れる。このときの垂直信号線の電圧がノイズキャンセル部116に入力される。

【0023】

すなわち、PD122への電荷蓄積時間T3は、PD読出し信号TRANSのパルスの立下りから次のパルスの立ち上がりまでの時間である。

このように、従来の固体撮像装置では、行走査用シフトレジスタ114に保持された値を順次シフトさせることにより、一行ごとに電荷蓄積を行ない、被写体の撮像を行なっている（例えば、特許文献1参照。）。

【0024】**【特許文献1】**

特開平8-182005号公報

【0025】**【発明が解決しようとする課題】**

しかしながら、従来の固体撮像装置では、一行ずつずらしながらPDへの電荷蓄積を行なっている。このため、動きのある被写体を撮像した場合には、画像が歪むという問題がある。

【0026】

この問題について図を用いて説明する。図18は、各行における電荷蓄積時間のずれを説明するための図である。固体撮像装置110は、行走査用シフトレジスタ114の出力を利用して、垂直走査方向に一行ずつ順に電荷蓄積を開始し、

電荷蓄積時間 T_3 が経過した後、1 行ずつ順に蓄積電荷の検出を行なっていく。このように、電荷蓄積の開始タイミングが 1 行ごとに異なる。このため、停止中の自動車のように静止している被写体を撮像した場合には、図 19 (a) に示されるように歪みのない画像を撮像することができる。しかし、走行中の自動車のように動きのある被写体を撮像した場合には、図 19 (b) に示されるように画像が歪んでしまう。

【0027】

そこで、本発明は、上述の問題点を解決するためになされたものであり、動きのある被写体を歪みなく撮像することができる固体撮像装置を提供することを目的とする。

【0028】

【課題を解決するための手段】

上記目的を達成するために本発明に係る固体撮像装置は、入射光を光電変換する固体撮像装置であって、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が 1 次元状または 2 次元状に複数配置された感光手段と、前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去する電荷同時除去手段と、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させる電荷蓄積手段とを備えることを特徴とする。

【0029】

この構成によると、感光手段のうち所定の読出し対象領域に配置されたフォトダイオードの蓄積電荷が同時に除去される。このため、当該読出し対象領域に配置されたフォトダイオードへの電荷蓄積を同時に開始させ同時に終了させることができる。よって、動きのある被写体であっても歪みなく撮像することが可能となる。

【0030】

例えば、前記電荷蓄積手段は、電荷蓄積開始信号を発生させ、前記電荷蓄積開

始信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を開始させるようにしてもよい。

【0031】

この構成によると、電気信号に基づいて電荷蓄積の開始を制御することができる。

また、固体撮像装置は、さらに、前記感光手段への光の入射を制御する入射光制御手段を備え、前記電荷蓄積手段は、前記電荷同時除去手段が前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去した後、前記入射光制御手段を用いて前記感光手段への光の入射を開始させるようにしてもよい。

【0032】

この構成によると、シャッターのような機械的な手法により電荷蓄積の開始を制御することができる。

好ましくは、固体撮像装置は、さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、前記電気信号読出し手段では、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に読み出すようにしてもよい。

【0033】

このようにすることにより、高速に動作する固体撮像装置を提供することができる。

本発明の他の局面に係るカメラは、被写体を撮像するカメラであって、固体撮像装置と、前記固体撮像装置の感光手段と被写体との間に設けられた機械式シャッターとを備える。前記固体撮像装置は、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が1次元状または2次元状に複数配置された感光手段と、前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去する電荷同時除去手段と、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させる

電荷蓄積手段と、前記感光手段への光の入射を制御する入射光制御手段とを有する。前記電荷蓄積手段は、前記入射光制御手段を用いて前記感光手段への光の入射を遮断させることにより前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる。また、前記入射光制御手段は、前記機械式シャッターの開閉制御を行ない、前記感光手段への光の入射を制御することを特徴とする。

【0034】

この構成によると、感光手段のうち所定の読出し対象領域に配置されたフォトダイオードの蓄積電荷が同時に除去される。このため、当該読出し対象領域に配置されたフォトダイオードへの電荷蓄積を同時に開始させ同時に終了させることができる。よって、動きのある被写体であっても歪みなく撮像することが可能となる。

【0035】

本発明のさらに他の局面に係る画像撮像方法は、被写体を撮像する固体撮像装置を用いた画像撮像方法であって、前記固体撮像装置は、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が1次元状または2次元状に複数配置された感光手段を備え、前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去するステップと、

前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させるステップとを含むことを特徴とする。

【0036】

この方法によると、感光手段のうち所定の読出し対象領域に配置されたフォトダイオードの蓄積電荷が同時に除去される。このため、当該読出し対象領域に配置されたフォトダイオードへの電荷蓄積を同時に開始させ同時に終了させることができる。よって、動きのある被写体であっても歪みなく撮像することが可能となる。

【0037】

【発明の実施形態】

以下、本発明の実施形態に係る固体撮像装置について図面を用いて詳細に説明する。

【0038】**(第1の実施形態)**

本発明の第1の実施形態に係るMOS型の固体撮像装置のハードウェア構成は図14を参照して説明した従来の固体撮像装置110と同様である。このため、その詳細な説明はここでは繰返さない。ただし、図14には図示されていない複数のタイミング発生回路のハードウェア構成が従来とは異なる。

【0039】

なお、本実施の形態に係る固体撮像装置110の画素部112の前面には機械式シャッター（図示せず）と機械式シャッターの開閉を制御する機械式シャッター制御部（図示せず）とが設けられており、機械式シャッターを開閉することにより画素部112への光の入射が制御される。

【0040】

画素部112を構成する各画素のハードウェア構成は、図15を参照して説明したものと同様である。このため、その詳細な説明はここでは繰返さない。

図1は、タイミング発生回路の一例を示す回路図である。タイミング発生回路30は、画素部112の1行ごとに設けられている。図1に示されるタイミング発生回路30は、MOS型のトランジスタ32、34、36、40、42および46と、ブートストラップ回路38および44とから構成される。

【0041】

トランジスタ32および34の各々は、マルチプレクサプリチャージ信号VDRRSをゲートに受け、マルチプレクサプリチャージ信号VDRRSの電位がHighレベルになると行走査用シフトレジスタ114の出力を通過させる。

【0042】

トランジスタ36および42の各々は、全画素リセットスイッチ用信号ALLRSSWをゲートに受け、全画素リセットスイッチ用信号ALLRSSWの電位がHighレベルになると、全画素リセット用信号ALLRSCCLKを通過させ

る。

【0043】

ブートストラップ回路38および44の各々は、NMOS型のトランジスタのドレインとソースとを結線することにより構成され、ゲートに電位が印加されることにより電荷を蓄積するコンデンサとしての役割を果たす。ブートストラップ回路38のゲートには、トランジスタ32を通過した行走査用シフトレジスタ114の出力電圧またはトランジスタ36を通過した全画素リセット用信号ALL RCLKが印加される。ブートストラップ回路44のゲートには、トランジスタ34を通過した行走査用シフトレジスタ114の出力電圧またはトランジスタ42を通過した全画素リセット用信号ALL RCLKが印加される。

【0044】

トランジスタ40は、NMOS型のトランジスタであり、ゲートがブートストラップ回路38のゲートに接続され、ドレインがブートストラップ回路38のドレインおよびソースに接続されている。ブートストラップ回路38に電荷が蓄積され充電状態になると、トランジスタ40のゲート電位が昇圧する。このため、ブートストラップ回路38が充電状態になると、トランジスタ40のドレインより入力される検出領域リセット信号RSELLによってトランジスタ40のゲート電位がさらに上昇し、検出領域リセット信号RSELLが電圧降下することなくソースを通過する。トランジスタ40のソースを通過した検出領域リセット信号RSELLは、タイミング発生回路30が担当する行の各画素のリセットトランジスタ126のゲートに印加される。

【0045】

トランジスタ46は、NMOS型のトランジスタであり、ゲートがブートストラップ回路44のゲートに接続され、ドレインがブートストラップ回路44のドレインおよびソースに接続されている。ブートストラップ回路44に電荷が蓄積され充電状態になると、トランジスタ46のゲート電位が昇圧する。このため、ブートストラップ回路44が充電状態になると、トランジスタ46のドレインより入力されるPD読出し信号TRANSによってトランジスタ46のゲート電位がさらに上昇し、PD読出し信号TRANSが電圧降下することなくソースを通過

する。トランジスタ 46 のソースを通過した PD 読出し信号 TRANS は、タイミング発生回路 30 が担当する行の各画素の読出しトランジスタ 124 のゲートに印加される。

【0046】

図 2 は、タイミング発生回路 30 のタイミング図である。図 2 に示されるタイミング図には、ある行（第 n 行）およびその次の行（第 $(n+1)$ 行）の信号のタイミングが示されている。

【0047】

第 n 行について着目すると、全画素リセット用信号 ALLRCLK が High レベルになると、全画素リセットスイッチ用信号 ALLRSSW として一定期間 High レベルのパルスがトランジスタ 36 および 42 のゲートに印加される。この間、ブートストラップ回路 38 および 44 に電荷が蓄積され充電状態になる。

【0048】

その後、PD 読出し信号 TRANS としてパルスがトランジスタ 46 を通過し、図 15 に示される各画素の読出しトランジスタ 124 のゲートに印加される。すると、PD 122 に蓄積された電荷が読み出され、読出しトランジスタ 124 を通過し、信号検出領域 128 に蓄積される。この時点で PD 122 に蓄積された電荷は放電されたことになる。

【0049】

また、PD 読出し信号 TRANS のパルスと同時に検出領域リセット信号 RSCELL としてパルスがトランジスタ 40 を通過し、各画素のリセットトランジスタ 126 のゲートに印加される。すると、信号検出領域 128 の電位がドレイン電圧信号 VDD の電位に初期化される。

【0050】

また、PD 読出し信号 TRANS のパルス立下り時には機械式シャッターは開いた状態（OPEN 状態）である。このため、PD 読出し信号 TRANS の立下り時から PD 122 への電荷蓄積が開始され、機械式シャッターが閉じた時点で PD 122 への電荷蓄積が終了する。この間の時間が PD 122 への電荷蓄積時

間 T3 となる。

【0051】

また、全画素リセットスイッチ用信号 ALLRSSW のパルス立下り後に、全画素リセット用信号 ALLRCLK を Low レベルにする。さらに、検出領域リセット信号 RSCELL および PD 読出し信号 TRANS のパルス立下り後であって、全画素リセット用信号 ALLRCLK が Low レベルの状態に全画素リセットスイッチ用信号 ALLRSSW としてパルスがトランジスタ 36 および 42 のゲートに印加される。これにより、ブートストラップ回路 38 および 44 に蓄積された電荷が放電される。

【0052】

なお、以上説明した検出領域リセット信号 RSCELL、PD 読出し信号 TRANS、全画素リセットスイッチ用信号 ALLRSSW および全画素リセット用信号 ALLRCLK は、すべての行のタイミング発生回路 30 で共通させる。

【0053】

このため、画素部 112 のすべての画素において PD122 の電荷蓄積時間 T3 の開始タイミングと終了タイミングとが一致するように構成されている。

PD122 の電荷蓄積時間 T3 が経過した後、行走査用シフトレジスタ 114 の値を順次シフトさせることにより 1 行ずつ PD122 に蓄積された電荷を読み出していく。

【0054】

第 n 行の行走査用シフトレジスタ 114 の出力が High レベルになると、マルチプレクサプリチャージ信号 VDRRS として一定期間 High レベルのパルスがトランジスタ 32 および 34 のゲートに印加される。この間、ブートストラップ回路 38 および 44 に電荷が蓄積され充電状態になる。その後、検出領域リセット信号 RSCELL としてパルスがトランジスタ 40 を通過し、図 15 に示される各画素のリセットトランジスタ 126 のゲートに印加される。すると、信号検出領域 128 の電位がドレイン電圧信号 VDD の電位に初期化される。その後、PD 読出し信号 TRANS としてパルスがトランジスタ 46 を通過し、各画素の読出しトランジスタ 124 のゲートに印加される。すると、PD122 に蓄

積された電荷が読み出され、読出しトランジスタ 124 を通過し、信号検出領域 128 に蓄積される。信号検出領域 128 の電位がアンプトランジスタ 130 のゲートに印加されることにより、PD 122 の蓄積電荷に比例した電流がアンプトランジスタ 130 を通過する。その時点で、行選択信号（図 1 および図 2 では図示せず）が行選択トランジスタ 132 に印加され、当該電流が垂直信号線を通じてロードトランジスタ 133 を流れる。この時の垂直信号線の電圧がノイズキャンセル部 116 に入力される。

【0055】

ノイズキャンセル部 116 に入力された第 n 行の PD 122 に比例した電流は、ノイズキャンセル部 116 においてノイズリダクションが施された後、列走査用シフトレジスタ 118 を介して出力アンプ 120 より 1 画素ずつ出力される。

【0056】

行走査用シフトレジスタ 114 の出力が Low レベルになると、マルチプレクサプリチャージ信号 VDRRS のパルスがトランジスタ 32 および 34 のゲートに印加される。これによりブートストラップ回路 38 および 44 に蓄積された電荷が放電される。

【0057】

第 n 行の画素読出しが終了すると、第 $(n+1)$ 行について同様の画素読出しが行なわれる。このように、1 行目から最終行まで 1 行ずつ画素読出しが行なわれる。

【0058】

以上説明したように第 1 の実施形態によると、機械式シャッターを開いた状態にしておき、PD 読出し信号 TRANS のパルスをすべての画素の読出しトランジスタ 124 のゲートに同時に印加している。これにより、PD 122 に蓄積された電荷の放電を全画素一斉に行ない、その時点から PD 122 への電荷蓄積を開始している。また、PD 122 への電荷蓄積の終了は機械式シャッターを閉じた状態にすることにより、すべての画素で同時に行なっている。このため、PD 122 への電荷蓄積の開始タイミングと終了タイミングとをすべての画素で一致させている。このため、動きのある被写体であっても歪みなく撮像することがで

きる。

【0059】

(第2の実施形態)

次に本発明の第2の実施形態に係るMOS型の固体撮像装置について説明する。本発明の第2の実施形態に係るMOS型の固体撮像装置のハードウェア構成は図14を参照して説明した従来の固体撮像装置110と同様である。このため、その詳細な説明はここでは繰返さない。ただし、画素部112の各画素(例えば、画素112a、画素112b)の構成が異なる。また、図14には図示されていない複数のタイミング発生回路のハードウェア構成が従来とは異なる。

【0060】

なお、本実施の形態に係る固体撮像装置110の画素部112の前面には、第1の実施形態に係る固体撮像装置110と同様に機械式シャッター(図示せず)が設けられており、機械式シャッターを開閉することにより画素部112への光の入射が制御される。

【0061】

図3は、画素部112を構成する各画素の回路図である。図3に示されるように、各画素60は、PD64と、MOS型のリセットトランジスタ62と、MOS型のアンプトランジスタ66と、MOS型の行選択トランジスタ68と、MOS型のロードトランジスタ69とを備える。

【0062】

PD64は、入射光を光電変換し電荷を蓄積する。

リセットトランジスタ62は、タイミング発生回路が発生するPDリセット信号のパルスに応答してPD64に蓄積された電荷の放電を行なう。

【0063】

アンプトランジスタ66は、PD64に蓄積された電荷に比例する電圧をゲート電圧として受け、当該ゲート電圧に比例する電流を通過させる。

行選択トランジスタ68は、タイミング発生回路が発生する行選択信号のパルスに応答してアンプトランジスタ66を通過した電流を垂直信号線に出力する。

【0064】

図4は、タイミング発生回路の一例を示す回路図である。タイミング発生回路30は、画素部112の1行ごとに設けられている。図4に示されるタイミング発生回路30は、図1に示されるタイミング発生回路30と同様のハードウェア構成を有する。ただし、PD読出し信号TRANSの代わりに行選択信号SELECTが用いられ、検出領域リセット信号RSCELLの代わりにPDリセット信号RSCELL2が用いられる。このため、トランジスタ40および46より出力される信号が第1の実施形態とは異なる。それ以外の構成は、図1に示されるタイミング発生回路30と同様である。このため、その詳細な説明は繰返さない。

【0065】

トランジスタ40は、図1に示されるトランジスタ40と同様の動作をするが、トランジスタ40のソースを通過したPDリセット信号RSCELL2は、タイミング発生回路30が担当する行の画素60のリセットトランジスタ62のゲートに印加される。

【0066】

トランジスタ46は、図1に示されるトランジスタ40と同様の動作をするが、トランジスタ40のソースを通過した行選択信号SELECTは、タイミング発生回路30が担当する行の画素60の行選択トランジスタ68のゲートに印加される。

【0067】

図5は、タイミング発生回路30のタイミング図である。図5に示されるタイミング図には、ある行（第n行）およびその次の行（第（n+1）行）の信号のタイミングが示されている。

【0068】

第n行について着目すると、全画素リセット用信号ALLRCLKがHighレベルになると、全画素リセットスイッチ用信号ALLRSWとして一定期間Highレベルのパルスがトランジスタ36および42のゲートに印加される。この間、ブートストラップ回路38および44に電荷が蓄積され充電状態になる。

【0069】

その後、PDリセット信号RSCELL2としてパルスがトランジスタ40を通過し、図3に示される各画素60のリセットトランジスタ62に印加される。すると、PD64に蓄積された電荷が放電される。

【0070】

PDリセット信号RSCELL2のパルス立下り時には機械式シャッターは開いた状態である。このため、PDリセット信号RSCELL2の立下り時からPD64への電化蓄積が開始され、機械式シャッターが閉じた時点でPD64への電荷蓄積が終了する。この間の時間がPD64への電荷蓄積時間T3となる。

【0071】

また、全画素リセットスイッチ用信号ALLRSSWのパルス立下り後に、全画素リセット用信号ALLRCLKをLowレベルにする。さらに、PDリセット信号RSCELL2のパルス立下り後であって、全画素リセット用信号ALLRCLKがLowレベルの状態に全画素リセットスイッチ用信号ALLRSSWとしてパルスがトランジスタ36および42のゲートに印加される。これにより、ブートストラップ回路38および44に蓄積された電荷が放電される。

【0072】

なお、以上説明したPDリセット信号RSCELL2、全画素リセットスイッチ用信号ALLRSSWおよび全画素リセット用信号ALLRCLKは、すべての行のタイミング発生回路30で共通させる。

【0073】

このため、画素部112のすべての画素60においてPD64の電荷蓄積時間T3の開始タイミングと終了タイミングとが一致するように構成されている。

PD64の電荷蓄積時間T3が経過した後、行走査用シフトレジスタ114の値を順次シフトさせることにより1行ずつPD64に蓄積された電荷を読み出していく。

【0074】

第n行の行走査用シフトレジスタ114の出力がHighレベルになると、マルチプレクサプリチャージ信号VDRRSとして一定期間Highレベルのパル

スがトランジスタ 32 および 34 のゲートに印加される。この間、ブートストラップ回路 38 および 44 に電荷が蓄積され充電状態になる。その後、行選択信号 SELECT としてパルスがトランジスタ 46 を通過し、図 3 に示される各画素 60 の行選択トランジスタ 68 のゲートに印加される。アンプトランジスタ 66 のゲートには PD 64 の蓄積電荷に比例した電圧が印加されているため、PD 64 の蓄積電荷に比例した電流がアンプトランジスタ 66 を通過している。このため、行選択信号 SELECT が行選択トランジスタ 68 のゲートに印加されることにより、PD 64 の蓄積電荷に比例した電流が行選択トランジスタ 68 を通過し、垂直信号線を通じてロードトランジスタ 69 を流れる。この時の垂直信号線の電圧がノイズキャンセル部 116 に入力される。

【0075】

ノイズキャンセル部 116 に入力された第 n 行の PD 122 に比例した電流は、ノイズキャンセル部 116 においてノイズリダクションが施された後、列走査用シフトレジスタ 118 を介して出力アンプ 120 より 1 画素ずつ出力される。

【0076】

行走査用シフトレジスタ 114 の出力が Low レベルになると、マルチプレクサプリチャージ信号 VDRRS のパルスがトランジスタ 32 および 34 のゲートに印加される。これによりブートストラップ回路 38 および 44 に蓄積された電荷が放電される。

【0077】

第 n 行の画素読出しが終了すると、第 (n+1) 行について同様の画素読出しが行なわれる。このように、1 行目から最終行まで 1 行ずつ画素読出しが行なわれる。

【0078】

以上説明したように第 2 の実施形態によると、機械式シャッターを開いた状態にしておき、PD リセット信号 RSCELL 2 のパルスをすべての画素 60 のリセットトランジスタ 62 のゲートに同時に印加している。これにより、PD 64 に蓄積された電荷の放電を全画素一斉に行ない、その時点から PD 64 への電荷蓄積を開始している。また、PD 64 への電荷蓄積の終了は機械式シャッターを

閉じた状態にすることにより、すべての画素で同時に行なっている。このため、PD64への電荷蓄積の開始タイミングと終了タイミングとをすべての画素で一致させている。このため、動きのある被写体であっても歪みなく撮像することができる。

【0079】

以上、本発明に係る固体撮像装置について、実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。

たとえば、第1の実施形態においては、図2に示されるタイミング発生回路30のタイミング図では検出領域リセット信号RSCELLのパルスとPD読出し信号TRANSのパルスとのタイミングを揃えているが、図6に示されるように検出領域リセット信号RSCELLのパルスの幅をPD読出し信号TRANSのパルスの幅よりも広くし、PD読出し信号TRANSの前または後に検出領域リセット信号RSCELLのパルスを図15に示される信号検出領域128に印加するようにしてもよい。このようにすることにより、PD122に蓄積された電荷を完全に放電させることが可能になる。

【0080】

また、第1および第2の実施形態では、図7に示されるようにPD読出し信号TRANSまたはPDリセット信号RSCELL2の立下り時からPD122（64）への電荷蓄積が開始し、機械式シャッターを閉じた状態にすることにより電荷蓄積を終了させている。しかし、この方法に限られるものではない。

【0081】

例えば、図8に示されるように、機械式シャッターを開いた状態からPD122（64）への電荷蓄積を開始させ、PD読出し信号TRANSまたは行選択信号SELECTのパルスにより電荷蓄積を終了させるようにしてもよい。

【0082】

具体的には、機械式シャッターを閉じた状態で、PD読出し信号TRANSのパルスを読出しトランジスタ124のゲートに印加し、PD122の蓄積電荷を放電させる。その後、機械式シャッターを開いた状態にし、PD122への電荷蓄積を開始させ、PD読出し信号TRANSのパルスを読出しトランジスタ12

4のゲートに印加し、PD122に蓄積された電荷の蓄積を終了させる。その後、機械式シャッターを閉じる。

【0083】

または、機械式シャッターを閉じた状態で、PDリセット信号RSCELL2のパルスのリセットトランジスタ62のゲートに印加し、PD64の蓄積電荷を放電させる。その後、機械式シャッターを開いた状態にし、PD64への電荷蓄積を開始させる。その後、行選択信号SELECTのパルスを行選択トランジスタ68のゲートに印加し、PD64に蓄積された電荷の蓄積を終了させる。その後、機械式シャッターを閉じる。

【0084】

このように、パルスによりPD122(64)への電荷蓄積を終了させる手法は、機械式シャッターを瞬時に閉じることができない場合に有効である。

また、図9に示されるように、機械式シャッターを用いずに、パルスのみでPD122(64)への電荷蓄積時間を制御するようにしてもよい。この方法によると、機械式シャッターの開閉を瞬時に行なうことができない場合に有効である。

【0085】

さらに、図10に示されるように、パルスを用いずに、機械式シャッターの開閉のみによりPD122(64)への電荷蓄積時間を制御するようにしてもよい。この方法は、機械式シャッターの開閉を瞬時に行なうことができる場合に有効である。

【0086】

また、第1の実施形態では、信号検出領域128に蓄積された電荷の初期化のためにリセットトランジスタ126のゲートに印加される検出領域リセット信号RSCELLのパルスとPD読出し信号TRANSのパルスとのタイミングを揃えている。しかし、検出領域リセット信号RSCELLのパルスの印加時期はこれにこだわるものではなく、PD122に蓄積された電荷を読み出す前であればいつでもよい。

【0087】

図11は、機械式シャッターにより電荷蓄積時間の制御を行なう固体撮像装置における検出領域リセット信号RSCELLのパルスタイミングを示した図である。図11(a)は、機械式シャッターの開閉の状態のタイミングを示しており、機械式シャッターが開いている間がPD122への電荷蓄積時間である。図11(b)に示すように、PD122への電荷蓄積開始前にPD読出し信号TRANSのパルスを、読出しトランジスタ124のゲートに印加することによりPD122のリセットが行なわれる。

【0088】

図11(c)に示されるように、検出領域リセット信号RSCELLのパルスは電荷蓄積時間の経過後にリセットトランジスタ126のゲートに印加するようにしてもよい。これにより、PD読出し信号TRANSのパルスによりPD122の蓄積電荷のリセットを行なった後、すぐに電荷蓄積を開始することが可能となる。

【0089】

また、図11(d)に示されるように、検出領域リセット信号RSCELLのパルスの幅がPD読出し信号TRANSのパルスの幅よりも長く、かつPD読出し信号TRANSがHighレベルにある間は、検出領域リセット信号RSCELLもHighレベルであるようにしてもよい。このような構成にすることにより、PD122に蓄積された電荷を完全に放電させることが可能になる。

【0090】

さらに、図11(e)に示されるように、検出領域リセット信号RSCELLのパルスを電荷蓄積時間の終了前にリセットトランジスタ126のゲートに印加するようにしてもよい。これにより、PD122より信号検出領域128に漏れ出た電荷をリセットすることができる。

【0091】

さらにまた、図11(f)に示されるように、電荷蓄積時間終了前から電荷蓄積時間終了後まで検出領域リセット信号RSCELLをHighレベルとし、リセットトランジスタ126のゲートに印加するようにしてもよい。これにより、PD122に蓄積された電荷を読み出す前に信号検出領域128に蓄積された電

荷をリセットすることができる。よって、PD122に蓄積された電荷を正確に検出することが可能となる。

【0092】

図12(a)に示されるように、以上説明した固体撮像装置の画素部112の前面には、機械式シャッター84が設けられていたがこれに限られるものではない。例えば、図12(b)に示されるように、画素部112の前面に液晶シャッター82が設けられた構成としてもよい。液晶シャッターに所定の電圧を印加することにより、光の透過制御を行なう液晶シャッター制御部(図示せず)が固体撮像装置110には設けられている。また、図12(c)に示されるように、画素部112の前面には何も設けられていない構成であってもよい。

【0093】

さらにまた、上述の実施形態ではトランジスタとしてNMOS型のトランジスタを用いているが、NMOS型のトランジスタの代わりにCMOS型のトランジスタを用いてもよい。CMOS型のトランジスタを用いることにより、例えば、図1に示されるタイミング発生回路30は、図13に示される回路と等価な回路として実現される。

【0094】

図13に示されるタイミング発生回路は、行走査用シフトレジスタ114の出力の活性化に応答して検出領域リセット信号RSCELLを通過させるCMOS型のトランジスタにより構成された第1のスイッチ92と、行走査用シフトレジスタ114の出力の活性化に応答してPD読出し信号TRANSを通過させるCMOS型のトランジスタにより構成された第2のスイッチ94とを備える。

【0095】

さらにまた、第1および第2の実施形態では、PD122(64)への電荷蓄積をすべての画素について同時に行なった後、一行ごと列走査用シフトレジスタ118への読出しを行なっている。しかし、予め画素部112の一画面分に相当する画素信号を蓄積可能なフレームメモリを用意しておき、一度に画素信号を転送するようにしてもよい。

【0096】

また、フレームメモリに一度に画素信号を転送できない場合であっても、電荷蓄積時間やテレビ画面の一走査時間に比べて無視できる程度の非常に高速な時間で1行ごとに画素信号をフレームメモリに転送するようにしてもよい。

【0097】

さらに、図15に示した画素のように画素内にメモリ（信号検出領域128）を有する画素の場合にはPD122に蓄積された電荷をすべての画素について一度にメモリに読み出すようにしてもよい。

【0098】

また、第1および第2の実施の形態では、すべての画素のPD122（64）に蓄積された電荷を一度にリセットしたが、特定の読出し対象領域内の画素のPD122（64）に蓄積された電荷を一度にリセットするようにしてもよい。

【0099】

【発明の効果】

以上のように、本発明によると、動きのある被写体を歪みなく撮像することができる固体撮像装置を提供することができる。

【0100】

近年、写真撮影機能が付いた携帯電話機が急速に普及している。また、車載用カメラ、監視用カメラなど固体撮像装置の利用される分野は拡大の一途をたどっている。このため、本発明の固体撮像装置の実用的価値は極めて高い。

【図面の簡単な説明】

【図1】 第1の実施形態に係るタイミング発生回路の一例を示す回路図である。

【図2】 図1に示されるタイミング発生回路のタイミング図である。

【図3】 第2の実施形態に係る画素部を構成する各画素の回路図である。

【図4】 第2の実施形態に係るタイミング発生回路の一例を示す回路図である。

【図5】 図4に示されるタイミング発生回路のタイミング図である。

【図6】 図1に示されるタイミング発生回路のタイミングの他の一例を示す図である。

【図 7】 第 1 および第 2 の実施形態における電荷蓄積の開始および終了を説明するための図である。

【図 8】 電荷蓄積の開始および終了の他の一例を説明するための図である。

【図 9】 電荷蓄積の開始および終了のさらに他の一例を説明するための図である。

【図 10】 電荷蓄積の開始および終了のさらに他の一例を説明するための図である。

【図 11】 機械式シャッターにより電荷蓄積時間の制御を行なう固体撮像装置における検出領域リセット信号 R S C E L L のパルスタイミングを示した図である。

【図 12】 固体撮像装置の変形例を示す外観図である。

【図 13】 C M O S 型のトランジスタを用いたタイミング発生回路と等価な回路の図である。

【図 14】 一般的な M O S 型の固体撮像装置のハードウェア構成を示す図である。

【図 15】 画素部を構成する各画素の回路図である。

【図 16】 タイミング発生回路の一例を示す回路図である。

【図 17】 図 16 に示されるタイミング発生回路のタイミング図である。

【図 18】 各行における電荷蓄積時間のずれを説明するための図である。

【図 19】 動きのある被写体を撮像した際の問題点を説明するための図である。

【符号の説明】

30, 140 タイミング発生回路

32, 34, 36, 40, 42, 46, 142, 144, 148, 152

トランジスタ

38, 44, 146, 150 ブートストラップ回路

60, 112a, 112b 画素

62, 126 リセットトランジスタ


- 6 4, 1 2 2 P D
- 6 6, 1 3 0 アンプトランジスタ
- 6 8, 1 3 2 行選択トランジスタ
- 6 9, 1 3 3 ロードトランジスタ
- 8 2 液晶シャッター
- 8 4 機械式シャッター
- 9 2 第 1 のスイッチ
- 9 4 第 2 のスイッチ
- 1 1 0 固体撮像装置
- 1 1 2 画素部
- 1 1 4 行走査用シフトレジスタ
- 1 1 6 ノイズキャンセル部
- 1 1 8 列走査用シフトレジスタ
- 1 2 0 出力アンプ
- 1 2 4 読出しトランジスタ
- 1 2 8 信号検出領域

【書類名】


図面

【図 1】


30




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】






【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】



【図 18】



【図 19】



【書類名】 要約書

【要約】

【課題】 動きのある被写体を歪みなく撮像することができる固体撮像装置を提供する。

【解決手段】 固体撮像装置の画素部の各行ごとにタイミング発生回路が設けられている。これらのタイミング発生回路のすべてにおいて、同時にPD（フォトダイオード）読出し信号TRANSのパルスが発生させる。それらのパルスに 응답して、画素部のすべての画素のPDに蓄積された電荷が一度に放電される。このため、すべての画素において、その時点から一斉にPDへの電荷蓄積が開始される。

【選択図】 図2

認定・付加情報

特許出願の番号	特願 2 0 0 3 - 0 9 2 4 8 7
受付番号	5 0 3 0 0 5 2 1 1 7 6
書類名	特許願
担当官	第五担当上席 0 0 9 4
作成日	平成 1 5 年 4 月 4 日

< 認定情報・付加情報 >

【提出日】 平成15年 3月28日

次頁無

特願 2 0 0 3 - 0 9 2 4 8 7

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 5 8 2 1]

1 . 変更年月日

1 9 9 0 年 8 月 2 8 日

[変更理由]

新規登録

住 所

大阪府門真市大字門真 1 0 0 6 番地

氏 名

松下電器産業株式会社